备战秋招-面经篇-[二十二]

欢迎大家通过博客浏览我的历史文章，博客园包含了目前为止所有的文章，浏览效果更佳，并且有评论留言功能，有任何问题都可以给我留言，微信后台留言可能回复得不及时。博客地址为：https://www.cnblogs.com/icparadigm/

兼珏

乐鑫

一面

自我介绍，简历相关
你如何看待某之前面过我们公司的同学？
你为什么选择做IC验证
通过什么方式自学SV和UVM
是否接触过脚本
100MHz的时钟发生器
阻塞赋值和非阻塞赋值的区别
OOP多态
独热码约束
pre_randomize和post_randomize的位置
function coverage : [7:0] data，只有0~31有效
factory机制的作用
如何启动test
cofig_db的四个参数，优先级
component中的phase机制
1~100找出所有质数

体系结构：

硬件层面和IO接口是如何进行通信的，驱动层面是如何进行操作的，应用软件层面是如何进行操作的
cache划分的策略，如何减小latency
功能模块在进行设计的时候，是否需要追求性能的极致？
流水线相关问题

kane

澜起科技

一面

自我介绍
第一个项目和状态机有关
状态机相关，一段二段三段
写状态机有什么注意点（这个我真的不知道他想问啥，就扯到了同步复位异步复位），然后就是同步复位异步复位区别，优缺点，后面的问题就都是你扯着扯着扯到一个概念，他就展开让你说这个优缺点，有啥注意的
axi4中wid为啥去掉了
锁存器寄存器区别，优缺点
亚稳态讲一下
fifo讲一下（啥都讲，fifo分类，设计需要注意啥，格雷码优点）
代码写了多少行，我说三百行实现了一个算法，不太信，最后还共享屏幕看代码
第二个项目硬件安全的，我就不展开说了
第三个网卡相关的，细致的讲了讲做了哪些仿真，用什么实现的，verilog怎么写的
反问，问了几轮面试，新人培训
然后第二个老师开始说话，问我网卡的各种知识，感觉他很懂这个
网卡的协议，txd rxd多少位，有效信号咋配合的，dma怎么配合工作的，中断怎么起来，核处理中断的问题，发包送包仿真怎么做的，网卡的phy熟悉么，接口啥的，整个网络报文在硬件上是怎么流向的，软硬件配合之类的，还问了tcpip的知识，我懂的少，就没怎么说
还问了既然用了FPGA仿真，FPGA了解多少，时钟管脚约束啥的
总之就是老师也没个具体的方向，想到啥问啥，项目让你讲细，好多概念都是讲讲你为啥用这个不用那个，这个和那个的优缺点又是啥，设计注意事项是啥，然后还有什么优缺点么（我就问号脸？？）

毛哥

全志

我基本问的项目，

关于图像中raw到rgb数据转换的算法过程，在FPGA上怎么实现的
实现过程中的插值算法怎么搞的，line-buffer怎么设计的
如果只有单端口ram，如何达到双端口设计时的效果
连通域算法在FPGA上如何实现的，最终项目频率多少，帧率多少
你是如何去提高频率的
如何降低功耗的，低功耗的方法有哪些
门控时钟是怎么个写法才能综合时综合为门控时钟，综合要求门控时钟占比多少合适
低功耗中动态功耗和静态功耗与电压频率的关系，要求精确到公式级
最后刷了一道简单的选择题