双口同步RAM

时间:2022-04-28
本文章向大家介绍双口同步RAM，主要内容包括其使用实例、应用技巧、基本知识点总结和需要注意事项，具有一定的参考价值，需要的朋友可以参考一下。

具有两套地址总线，一套用于读数据，一套用于写数据，二者可分别独立操作。下面给出一个128× 8 位双口RAM 的Verilog HDL 设计实例。

module ram_double(
q,addr_in,addr_out,d,we,clk1,clk2
    );
 output [7:0]q;
 input [7:0]d;
 input [6:0]addr_in;
 input [6:0]addr_out;
 input we,clk1,clk2;
 reg [6:0]addr_out_reg;
 reg [7:0]q;
 reg [7:0]mem[127:0];
 always @( posedge clk1 )
 begin
 if(we)
 begin
mem[addr_in]<=d;
 end
 end
 always @( posedge clk2 )
 begin
q<=mem[addr_out_reg];
addr_out_reg<=addr_out;
 end
endmodule

随机文章
本站知识点必读
最近更新