硬核乘法器的Verilog HDL 调用

时间:2022-04-28
本文章向大家介绍硬核乘法器的Verilog HDL 调用，主要内容包括其使用实例、应用技巧、基本知识点总结和需要注意事项，具有一定的参考价值，需要的朋友可以参考一下。

例子：使用IP Core实例化一个18比特×18比特的硬核乘法器，并完成相关软件测试和硬件仿真。

module my_multiply(
clk,a,b,q
    );
 input clk;
 input [17:0]a,b;
 output [35:0]q;
 multiply u1(.clk(clk),.a(a),.b(b),.p(q));
endmodule

随机文章
本站知识点必读
最近更新